Verilog HDL算法与电路设计

本书精选了通信、计算机和网络领域9类共20余个典型电路，包括网络接口、存储管理、帧同步、CAM和TCAM、哈希散列查找、深度包检测、漏桶算法、数据交换单元和SM4加解密电路，给出了每个电路的功能说明、算法原理和内部结构，以及完整的Verilog HDL设计代码和仿真测试代码。本书中的所有代码都在FPGA开发环境上进行了实际验证，可以直接应用于读者的设计实践中，具有良好的参考价值。本书主要面向具有一定Verilog HDL语法基础，着手进行大规模数字系统设计的电子技术、计算机、通信和网络领域的高年级本科生、研究生和已经进入工作岗位的工程技术人员。 乔庐峰，博士，陆军工程大学通信工程学院教授、硕士生导师。近20年一直从事通信、网络类数字系统架构和关键算法研究，以及核心电路设计工作，多项成果以FPGA和专用集成电路形式实现并得到实际应用，积累了丰富的理论和工程实践经验。指导硕士研究生40余名，在国内外期刊、会议发表论文50余篇，被SCI、EI检索20余篇，出版教材10部，在电路技术方面申请发明专利十余项，获得省部级教学成果奖励和科技进步奖励6项。